<mark id="oztn4"></mark>
0
| 本文作者： 吳優(yōu) | 2021-09-01 17:13 |
編譯 | 吳優(yōu)
編輯 | 李帥飛
今年 7 月，英特爾公布了最新的半導(dǎo)體制程和先進封裝路線圖：預(yù)計四年內(nèi)完成 5 個工藝節(jié)點的推進，在高 NA EUV、3D-IC、小芯片、混合鍵合方面都提出新的戰(zhàn)略目標(biāo)——再一次向世界展示了英特爾的創(chuàng)新力。
路線公布當(dāng)天，雷鋒網(wǎng)就發(fā)文對此進行了深度解讀。不過，這一展示英特爾雄心的戰(zhàn)略路線圖依然有很多細節(jié)等待挖掘。
近日，在接受國外半導(dǎo)體媒體 Semiconductor Engineering 采訪時，英特爾高級副總裁兼技術(shù)開發(fā)部總經(jīng)理 Ann Kelleher，圍繞英特爾最新的路線圖展開了進一步討論，回答了很多戰(zhàn)略細節(jié)。
英特爾高級副總裁兼技術(shù)開發(fā)部總經(jīng)理 Ann Kelleher
新路線制定耗費 6 個月，當(dāng)下是節(jié)點重命名的最佳時機
在英特爾最新公布的路線圖中，最引人注目的是工藝節(jié)點的命名更新，不再采用 10nm、7nm 的命名規(guī)則，而是稱之為 Intel 7、Intel 4、Intel 3、Intel 18A 和 Intel 20A。
事實上，改變命名方式是為了消除外界對英特爾乃至整個芯片行業(yè)的誤解。Kelleher 表示，整個行業(yè)在節(jié)點命名方面已經(jīng)不再一致，如果仔細查閱相關(guān)論文，就能夠找到為什么 “英特爾 10nm 相當(dāng)于臺積電 7nm” 的最佳答案。
“因此我們不得不考慮怎樣做才能更容易讓客戶理解并權(quán)衡。現(xiàn)在，當(dāng)客戶再次看到我們的工藝節(jié)點名稱時，能更好地做出決策。”
今年 3 月，英特爾對外公布了 IDM2.0 的愿景，并在過去 6 個月的時間里花費了大量精力制定了詳細的路線圖。
“路線圖闡明了我們將如何恢復(fù)性能上的領(lǐng)先地位。鑒于我們正在向 IDM2.0，因此現(xiàn)在是重命名的最佳時刻。”Kelleher同時表示，目前公司將精力集中在轉(zhuǎn)型升級上，解釋節(jié)點名稱并不是重點。
對于最終能否恢復(fù)性能上的領(lǐng)先地位，Kelleher 信心滿滿。
Kelleher 稱，首先英特爾已經(jīng)確定了項目路線，正投入大量的資金和研究；其次英特爾的技術(shù)開發(fā)部門擁有世界一流的工程師，正在轉(zhuǎn)向行業(yè)標(biāo)準(zhǔn)提供設(shè)計支持。
去年年底，英特爾宣布 7nm（現(xiàn)在的 Intel 4）技術(shù)延遲讓業(yè)界大失所望，現(xiàn)如今 7nm 又有了新進展。
“那時我們在整體工藝開發(fā)和缺陷密度方面重新設(shè)定了里程碑，同時開始研究并簡化制造流程。我們在流程中增加了對 EUV 的使用，就能從原始版本切換到今年的新版本。”Kelleher 說道。
在英特爾工藝路線圖中，計劃今年年底發(fā)布 Intel 7，2022 年投入生產(chǎn) Intel 4 并于 2023 年發(fā)布基于 Intel 4 相關(guān)產(chǎn)品；Intel 3 將于 2023 年下半年推出，Intel 20A 將在 2024 年緊隨其后，再下一步便是 Intel 18A。
“我們從一個節(jié)點到下一個節(jié)點，每瓦性能增益比其他任何節(jié)點都要好，一定程度上能夠彌補外部競爭基準(zhǔn)上的時間差距。但是，如果想要追趕并繼續(xù)前行，則需要加快腳步。憑借這一可靠的路線圖，我們能夠?qū)崿F(xiàn)這一目標(biāo)。”
保持 EUV 競爭優(yōu)勢，三年前已決定入股高數(shù)值孔徑 EUV 光刻機
在英特爾公布的邏輯路線圖中，伴隨制程路線同時出現(xiàn)的，是 2024 年英特爾將要推出全新晶體架構(gòu) Ribbon FET。
“Ribbon FET是業(yè)內(nèi)對 Gate-all-around 的另一種命名，也有人稱之為 Nanosheet 或Nanoribbon，它是繼 FinFET 的下一代晶體管架構(gòu)。我們在 Intel 3 之前一直使用 FinFET，并將繼續(xù)改進該工藝。等實現(xiàn) Intel 20A 時，我們將在與行業(yè)其他產(chǎn)品大致相同的等效節(jié)點上使用 RibbonFET。”Kelleher 如此說道。
同為 IDM，與三星計劃在 3nm 工藝中引入 Gate-all-around 技術(shù)相比，英特爾引入 Gate-all-around 技術(shù)更晚。對此，Kelleher 解釋道，“基于內(nèi)在優(yōu)化，我們知道我們可以在 FinEFT 路線圖上做出額外的改進，那么為什么不在過渡到新架構(gòu)之前獲得這些收益呢？我們可以從現(xiàn)有的 FinFET 中得到更多，然后才進入過渡階段。”
由于晶體管架構(gòu)的升級，芯片制造過程中面臨涉及 EUV 等工藝以及供電難題，英特爾如何解決這些問題？ Kelleher 在此次采訪中給出了答案。
“近些年，EUV 逐漸成熟，在芯片制造中應(yīng)用更加廣泛，幾何圖形圖案化變得更加容易。EUV 發(fā)展初期，最關(guān)鍵的問題是能否實現(xiàn)多層圖案化，如今在這一方面取得進步，成為實現(xiàn) Gate-all-around 的關(guān)鍵推動因素。”
“除了以上問題之外，還必須根據(jù)構(gòu)建功能區(qū)本身以及想要達到的高度考慮堆棧高度，還必須考慮如何處理基板以及同基板的隔離。這些都是需要解決的問題。我們有辦法應(yīng)對挑戰(zhàn)，減少缺陷，并在一定時間內(nèi)完成交付。”
Kelleher 還表示，英特爾在制造 Intel 20A 時，依然可以使用臺積電 0.33 數(shù)值孔徑的光刻機完成光刻，2025 年以后才會使用同 ASML 合作開發(fā)的高數(shù)值孔徑 EUV（High-NA EUV）。
“此外，我們還將混合使用 EUV、高數(shù)值孔徑 EUV 以及其他浸入式和干式光刻機。”
事實上，英特爾對高數(shù)值孔徑 EUV 的關(guān)注在三年前已初現(xiàn)端倪——同 ASML 探討下一代 EUV 光刻機并決定進行秘密投資。
“高數(shù)值孔徑 EUV 能夠圖案化更小的幾何形狀和更小的間距，還可以延長雙圖案 EUV。我們已經(jīng)簽約了第一批設(shè)備。我們沒有在 10nm，即 Intel 7 上使用 EUV，但將在 Intel 4 制造過程中使用EUV光刻機。”
“我們希望在向前發(fā)展的過程中，能夠保持 EUV 的領(lǐng)先優(yōu)勢。”
在電源方面，英特爾則是采用一項創(chuàng)新技術(shù) PowerVia 。這項供電技術(shù)能夠從晶圓背面提供電力，為晶圓正面騰出更對空間，不會對功率造成影響。
改變合作方式，提供“點菜”服務(wù)
獲得客戶信任是英特爾向 IDM2.0 升級的重要一步，因此英特爾將如何處理同其他企業(yè)的關(guān)系也備受關(guān)注。此次對話中，Kelleher 表示，英特爾改變了與設(shè)備供應(yīng)商、材料供應(yīng)商和 EDA 供應(yīng)商的合作方式。
“設(shè)備供應(yīng)商已經(jīng)取得很多被行業(yè)檢驗的成功經(jīng)驗，因此我們不需要再在設(shè)備上做創(chuàng)新。有可能的情況下，我們要從生態(tài)系統(tǒng)中汲取最好的經(jīng)驗，以便于我們能夠集中資源在我們擅長且領(lǐng)先的領(lǐng)域做出創(chuàng)新。”
“此外，我們在風(fēng)險評估方面做了很多工作。通過風(fēng)險評估，我們可以決定需要制定哪些類型的應(yīng)急計劃以及為計劃準(zhǔn)備的時間。”
而在將為客戶提供服務(wù)的方式上，Kelleher 表示，英特爾正試圖在給定的時間為客戶提供盡可能好的產(chǎn)品。
“我們更像是一個可以點菜的菜單而不是固定的菜單。我們的設(shè)計、制造封裝團隊就如何在未來做出最好的產(chǎn)品進行了大量積極的討論，發(fā)現(xiàn)實現(xiàn)之一目標(biāo)的方法有很多，供應(yīng)鏈本身也變得更加復(fù)雜。接下來我們將根據(jù)特定產(chǎn)品及其特定功能，討論如何使用最佳的制造工藝和供應(yīng)鏈實現(xiàn)這一目標(biāo)。”
文章編譯自 https://semiengineering.com/inside-intels-ambitious-roadmap/雷鋒網(wǎng)雷鋒網(wǎng)雷鋒網(wǎng)
相關(guān)文章：
英特爾重組，稱將逐步關(guān)閉RealSense業(yè)務(wù)
英特爾加入“獨顯之戰(zhàn)”，2022年初發(fā)布首款消費端顯卡
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
