英特爾要在7nm節(jié)點(diǎn)讓每個(gè)IP都能拆成多個(gè)小芯片

雷鋒網(wǎng)按：上周，我們報(bào)道了英特爾2020年架構(gòu)日的公布的眾多產(chǎn)品和技術(shù)的細(xì)節(jié)，不過沒有一一詳細(xì)分析。今天，外媒AnandTech解讀了其小芯片（Chiplets）的愿景和面臨的挑戰(zhàn)，不同于當(dāng)下的多裸片組合的方式，英特爾對(duì)未來小芯片的看法是每個(gè)IP都可以拆分為多個(gè)小芯片，這樣的構(gòu)想將會(huì)在英特爾7nm平臺(tái)上實(shí)現(xiàn)，項(xiàng)目稱為客戶端2.0。

英特爾2020年架構(gòu)日上，英特爾客戶計(jì)算部門（CCG）副總裁兼首席技術(shù)官Brijesh Tripathi提出了對(duì)2024年之后的產(chǎn)品愿景，以英特爾的7nm+制造工藝為中心，目標(biāo)是開啟“客戶端2.0”，這是一種通過更優(yōu)化的芯片開發(fā)策略提供和實(shí)現(xiàn)沉浸式體驗(yàn)的新方法。

小芯片（Chiplets）并不新鮮，特別是隨著英特爾競(jìng)爭(zhēng)對(duì)手最近發(fā)布的芯片，以及進(jìn)入更復(fù)雜的工藝節(jié)點(diǎn)，小芯片的時(shí)代可以縮短產(chǎn)品的上市時(shí)間，并提高給定產(chǎn)品的產(chǎn)量。關(guān)鍵在于，這些小芯片如何組合在一起，以及在什么時(shí)候組合才有意義。英特爾此前在2017年技術(shù)與制造日上以更為籠統(tǒng)的方式談到了這一點(diǎn)，如上圖所示。

小芯片的目標(biāo)是為芯片的不同部分找到最適合組合和匹配工藝節(jié)點(diǎn)。英特爾似乎準(zhǔn)備從其7nm平臺(tái)開始實(shí)現(xiàn)這一愿景。在2020年架構(gòu)日上，Brijesh Tripathi展示了此幻燈片：

左側(cè)是典型的芯片設(shè)計(jì)，包含所需的所有組件。對(duì)于英特爾的領(lǐng)先產(chǎn)品，這些產(chǎn)品需要3-4年的開發(fā)時(shí)間，英特爾及其合作伙伴都發(fā)現(xiàn)了芯片中的問題，可以將芯片的啟動(dòng)時(shí)間縮短幾個(gè)數(shù)量級(jí)。

圖的中間是小芯片的基本布局，類似于2017年的幻燈片，其中芯片的不同功能被劃分為各自的模塊。假設(shè)互連是一致的，則芯片會(huì)有一定程度的重用，例如AMD在客戶端和服務(wù)器中使用相同的核心計(jì)算芯片。對(duì)于某些半導(dǎo)體公司（英特爾除外），這就是我們的位置。

圖的右邊是英特爾對(duì)未來的看法。它沒有在產(chǎn)品中使用單一類型的小芯片，而是設(shè)想了，其中每個(gè)IP都可以拆分為多個(gè)小芯片，使產(chǎn)品可以使用適合市場(chǎng)的不同配置來構(gòu)建。在這種情況下，小芯片可能是PCIe 4.0 x16的連接，如果產(chǎn)品需要更多，只需要添加更多這樣的小芯片。

這與內(nèi)存、內(nèi)核、多媒體加速器、AI加速器，光線跟蹤引擎、加密加速器、圖形相同，甚至遠(yuǎn)至SRAM和緩存塊。這個(gè)想法是每個(gè)IP可以拆分然后擴(kuò)展，這意味著小芯片很小，可以相對(duì)較快地構(gòu)建，并且可以很快消除錯(cuò)誤。

在此圖中，我們可以看到英特爾對(duì)客戶的長(zhǎng)期愿景——一個(gè)基本中階層封裝內(nèi)有存儲(chǔ)器（類似于L3或L4），可以作用整個(gè)裸片的主要SRAM緩存，然后放在頂部，可以獲得24個(gè)不同的小芯片。

小芯片可以是圖形、內(nèi)核、AI、多媒體，IO或其他任何類型的IP，它們可以根據(jù)需要進(jìn)行混合和匹配。內(nèi)容創(chuàng)建者可能希望在良好的圖形加速和計(jì)算性能之間取得平衡，而游戲玩家可能希望僅專注于圖形性能。企業(yè)客戶或工作站可能需要較少的圖形性能，但需要更強(qiáng)的計(jì)算和AI性能。芯片的移動(dòng)版本則將在IO上投入大量資金。

與往常一樣，需要在小芯片的尺寸和多裸片排列在一起的復(fù)雜性之間進(jìn)行權(quán)衡。小芯片之間的任何通信都比單片解釋耗費(fèi)更多功耗，并且通常有更高的延遲。散熱也必須加以管理，因此有時(shí)那些小芯片會(huì)受到散熱特性的限制。

多裸片布局還會(huì)使移動(dòng)設(shè)備頭痛，因?yàn)楦叨戎陵P(guān)重要。但是，在正確的時(shí)間使用正確的工藝生產(chǎn)正確的產(chǎn)品所帶來的好處是巨大的，因?yàn)樗兄谝宰罴训某杀咎峁┳罴训男阅芎凸δ堋＿@也給了第三方IP提供方提供了很好的機(jī)會(huì)。

唯一的缺點(diǎn)是，英特爾并沒有過多地談?wù)搶⑵湔澈显谝黄鸬摹澳z水”。小芯片策略依賴于復(fù)雜的高速互連協(xié)議（自定義或其他方式）。英特爾裸片到裸片到連接當(dāng)前用途是簡(jiǎn)單的內(nèi)存協(xié)議或FPGA架構(gòu)擴(kuò)展，對(duì)于服務(wù)器CPU（如UPI）來說，大型擴(kuò)展不一定能勝任這項(xiàng)任務(wù)。CXL可能是未來，但是當(dāng)前的CXL基于PCIe，這意味著每個(gè)小芯片都需要一個(gè)復(fù)雜的CXL / PCIe控制器，這可能會(huì)迅速耗電。

英特爾已經(jīng)表示，他們正在發(fā)明新的封裝技術(shù)和新級(jí)別的連接技術(shù)以在芯片之間起作用，目前尚無更多信息公開。英特爾承認(rèn)，要達(dá)到這種規(guī)模，它必須超越現(xiàn)有技術(shù)。該公司今天已經(jīng)擁有了，這將需要在這一領(lǐng)域中建立標(biāo)準(zhǔn)和創(chuàng)新。目標(biāo)是創(chuàng)建和支持標(biāo)準(zhǔn)，第一個(gè)版本將內(nèi)置一些標(biāo)準(zhǔn)。

英特爾指出，這是一種極端分解的方法，并請(qǐng)注意，并不是所有連接的東西都必須具有高帶寬（例如USB）或連貫的互連，英特爾認(rèn)為目標(biāo)涉及整個(gè)頻譜中的少數(shù)協(xié)議。

還有開發(fā)者市場(chǎng)，可用于在任何給定產(chǎn)品中更均勻地實(shí)現(xiàn)資源。如果沒有仔細(xì)的計(jì)劃和相關(guān)的編碼，例如，如果開發(fā)人員期望計(jì)算與圖形的比率達(dá)到一定水平，則某些小芯片配置可能會(huì)崩潰，這不是OneAPI可以輕松解決的問題。

這些都是英特爾必須解決的問題，盡管要實(shí)現(xiàn)這一目標(biāo)還需要幾年的時(shí)間。有人告訴我們內(nèi)部名稱是Client 2.0，隨著英特爾開始更詳細(xì)地討論它，它可能會(huì)增加更多的營(yíng)銷手段。

雷鋒網(wǎng)編譯，via ANANDTECH 雷鋒網(wǎng)

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。