<mark id="oztn4"></mark>
0
芯片一級市場又熱起來了。
上一輪國產GPU投資陸續進入兌現期后，資本開始尋找下一批可能跑出來的AI芯片公司。近存計算、存算一體、3D近存、3D TokenPU……名字各不相同，卻越來越頻繁地被歸入同一個標簽：3D堆疊。
有的3D芯片企業半年內連續完成兩輪融資，累計規模接近10億元；還有的芯片尚未量產，估值已經攀升至百億元。但當投資人真正開始比較這些公司時，卻發現相似的技術語言背后，是不同的市場、工程難題和商業驗證標準。
“技術架構看起來都差不多，誰的產品最好、誰能搞定大客戶，我們都不知道。”參投過某上市GPU企業的投資人老張告訴雷峰網。經歷過上一輪芯片投資后，他所在的機構更傾向于等企業完成流片、拿出真實訂單，再決定是否下注。
這輪熱潮背后，芯片瓶頸也在變化。
Agent將一次性的模型問答拉長為持續執行的任務，存儲容量、帶寬和數據搬運效率的重要性隨之上升。
讓數據離計算更近，成為這一輪芯片創業的共同故事，而3D堆疊則成為芯粒重組、存儲擴容和存算融合共同使用的技術手段。
但同樣是把芯片“疊起來”，不同企業究竟在解決什么問題？在先進制程、HBM和高端封裝受到約束的情況下，國內創業公司為何尤其熱衷于將計算與存儲垂直集成？更多技術內幕，歡迎添加作者微信 Evelynn7778 互通有無。
Agent正在將一次性問答式的短任務，變成持續調用模型的“馬拉松”。
在這一過程中，每一步查到的資料、形成的判斷和尚未解決的問題，都可能被重新組織進后續提示詞。隨著模型調用次數增加和上下文長度增長，芯片不僅需要完成更多計算，還要面對數據訪問量的持續增長。
過去，AI芯片競爭主要圍繞峰值算力展開，GPU也通過多級緩存、HBM和先進封裝，讓數據更快抵達計算單元。但在部分推理負載中，制約性能的因素已經不只是“算得夠不夠快”，數據的供給效率愈發受到重視。
尤其是在Decode階段，計算單元往往需要頻繁讀取模型權重和KV Cache，算力與帶寬需求并不完全匹配。繼續借助通用GPU同時擴展計算和存儲能力，未必始終是成本最優的方案。
設計更適配推理負載的新型芯片架構，因此開始成為資本和產業關注的方向。
近期正在追蹤新芯片架構的投資人Bob判斷，推理需求的爆發速度可能超過市場預期，未來三到五年內，AI算力芯片仍可能處于供不應求的狀態。
在這一預期下，近存計算、存算一體等圍繞數據搬運展開的新架構迅速升溫。3D堆疊則成為承載這些路線的集成手段之一。
“3D堆疊本質上是一種芯片集成形式，為了節省面積、縮短傳輸距離，把不同芯片縱向疊在一起。其中既包括邏輯與存儲，也包括邏輯與邏輯、存儲與存儲。”Omdia半導體分析師總監何暉告訴雷峰網。
這也意味著，同樣打著“3D堆疊”標簽的公司，堆疊對象、技術目標和最終產品可能完全不同。
重組芯粒、擴展存儲、重構存算
當3D堆疊將芯片集成方式由平面轉向垂直，企業對問題的定義，決定了堆疊結果。
梳理國內外企業的公開表述后，雷峰網發現企業們看似共享同一個“3D”標簽，三類方案背后對應的產業邏輯并不相同。
臺積電SoIC、英特爾Foveros和AMD MI300等方案，主要通過拆分和重新組合邏輯（包括計算、I/O等）芯粒，延續芯片性能擴展。
這類路線并不是重新定義計算方式，而是在先進制程微縮越來越昂貴的情況下，讓不同功能和制程的芯粒能夠繼續協同擴展。
AMD Instinct MI300 系列處理器
圖源AMD官方《CDNA 3 Architecture》白皮書
HBM、HBF和3D V-Cache解決的則是存儲問題：在有限的封裝面積內裝入更多數據，并提高數據抵達計算單元的速度。
它們分別瞄準帶寬、容量和緩存層級，但核心仍是強化計算芯片周圍的存儲供給能力。
第三類方案進一步改變計算與存儲的位置關系。紫光國芯、瑞芯微，以及多家國內3D近存芯片創業公司，嘗試將邏輯（計算）與DRAM等存儲單元垂直集成；三星HBM-PIM、思敏威和微納核芯等方案，則進一步把部分計算移動到存儲側。
與海外頭部企業利用Chiplet、HBM和先進封裝繼續擴大系統規模不同，國內新項目更集中于邏輯與存儲的垂直集成。
這并非偶然。
“真正能參與3D存儲（競爭）的只有三星、SK海力士、美光、長鑫存儲和長江存儲。”在AI芯片專家秦毅看來，這類技術通常掌握在少數具備存儲晶圓制造能力的企業手中。
此外，Chiplet路線也依賴成熟的Die-to-Die互連、軟件和產業生態。
對多數國內創業公司而言，與其正面進入由IDM（垂直整合器件制造商）、Foundry（晶圓代工廠）主導的競爭，不如在芯片架構和封裝層面，重新組織現有的計算與存儲資源。
在先進制程、HBM和高端封裝能力受到約束的背景下，3D堆疊因此還承載了一層特殊期待：用架構和集成創新，彌補制造工藝上的差距。
據何暉觀察，受制程條件限制，相較于海外企業在3nm、2nm等先進邏輯制程上疊加先進封裝，國內企業更多從7nm等相對成熟的節點實行3D堆疊。
但她同時表示，當前先進封裝還沒有統一的技術標準，只要有能力把存儲和邏輯集成起來，至于中間采用何種互連方案都不是重點。
但3D堆疊本身不會自動帶來更強的芯片。不同方案最終仍要回答同一個問題——更高的帶寬和更短的數據距離，能否真正轉化為性能、成本和Token吞吐優勢。
在不少3D芯片企業的敘事中，提高帶寬是核心賣點。
據程伊觀察，部分國產3D芯片受成熟制程限制，呈現出“算力相對有限、帶寬較高”的特征，恰好對應了對內存帶寬更加敏感的Decode階段。
基于此，他認為企業要關注的是能否在真芯片上跑通Decode，最好還能進一步完成Decode中Attention算子的驗證，最終展示足夠高的TPS（Tokens Per Second，每秒Token吞吐量）。
“高帶寬最終必須兌現為Token吞吐。”程伊強調。
不過，這也意味著3D芯片只是打通推理鏈條的其中一環。“3D芯片真正的價值在于和GPU分工協作，并且降低Decode階段的成本。”程伊并不看好那些將單點性能指標優化包裝成通用算力替代的企業。
如果說高帶寬解釋了為什么需要3D芯片，那么如何把內部不同單元真正堆疊在一起，則決定了這條路線能否落地。
秦毅分析，相比HBM內部各層存儲Die，計算Die與存儲Die的尺寸、功耗和溫度分布差異較大，這意味著在熱循環過程中可能產生不均勻應力、翹曲和散熱問題。
程伊也注意到散熱和良率的約束。他認為，目前減少堆疊層數可能是更現實的工程選擇。
某家3D芯片企業的技術高管也告訴雷峰網(公眾號：雷峰網)，對于計算邏輯與存儲晶圓構成的異質堆疊，4至6層是現階段更現實的工程范圍。
此外，芯片能夠堆疊多少層，仍需結合整個封裝系統綜合判斷。
秦毅以臺積電CoWoS先進封裝為例，指出一顆計算Die搭配多少組HBM，并不是單純取決于希望獲得多少容量，需要綜合考慮Die尺寸、中介層面積、布線、供電和整體封裝輪廓等因素。
然而，即便硬件完成堆疊和封裝，這也并不意味著3D芯片已經具備商業價值。
3D集成改變了計算與存儲之間的數據組織方式，軟件棧也需要重新理解新的存儲層級和數據流動方式。
程伊認為，判斷一家創企的軟件能力，需要考察其ISA（Instruction Set Architecture，指令集架構）、編程模型、編譯器、運行時、算子庫和框架適配。
即使硬件提供了更高帶寬，如果軟件無法有效調度新的芯片結構，理論優勢仍可能停留在架構圖上。
對當前仍處于探索階段的3D芯片公司而言，從技術路線走向真正的產品，至少要跨過三道門檻：在真芯片上證明目標負載的性能和成本優勢，在封裝制造中解決散熱、翹曲和良率問題，再通過軟件適配和客戶驗證，實現規模交付。
這也意味著，資本不能只用“3D堆疊”這個標簽判斷項目。重組邏輯芯粒、擴展存儲能力與重構存算關系，面對的是不同市場，也需要不同的驗證標準。
但最終，所有路線仍要回答同一個問題：更高的帶寬、更短的數據距離和更激進的堆疊結構，能否真正轉化為Token吞吐、單位成本和客戶訂單？
3D芯片疊幾層、怎么疊沒有標準答案，但如何從架構走向產品，卻有一套相同的檢驗標準。
投資人的追問還在繼續。關于更多新架構芯片的流片進展、真實性能與客戶驗證，歡迎添加作者微信 Evelynn7778 交流。
* 文中老張、程伊、秦毅、Bob均為化名。
2026-07-25
2026-06-25
雷峰網原創文章，未經授權禁止轉載。詳情見轉載須知。
