<mark id="oztn4"></mark>
0
為什么要打造全流程的EDA工具？
用戶們對于EDA工具的兩大痛點是價格昂貴和難以使用。對此，上海合見工業軟件集團CTO賀培鑫深有感觸，“使用EDA工具的門檻已經非常高，如果還只是點工具，想要把整個流程做起來，然后收斂、能協同優化就會變得非常困難。“
如果國內的公司沒辦法做出全流程的EDA工具鏈，就沒有辦法真正地解決卡脖子的問題，這是行業共識。
提供全流程工具是不少新興的國產EDA公司致力于達到的目標，誰能最先達成還不好下結論。
這些公司中，非常值得關注的是成立僅兩年半的合見工軟，他們在提供全流程EDA平臺的新國產EDA多維演進戰略已經奏效，在快速推出EDA和IP產品，最近就發布了5個新品。
打造全流程EDA難在哪？
國內已經有許多EDA的公司，但絕大部分都只能提單點工具，很少能做出全流程的工具鏈，這是因為這對企業的考驗非常大。
“融資能力、產業資源或者產業鏈生態的支持，加上公司運營治理、人事財務等模塊，如果每家公司都要這樣做的話，負擔確實會比較大。”上海合見工業軟件集團聯席總裁徐昀分享，“在合見創立之前討論公司策略和戰略時，我們首先考慮的是如何應對當前國產EDA面臨的巨大挑戰，明確了主要解決數字大芯片設計對EDA、對生態的需求，從創立一開始就奠定平臺型的頂層設計，吸引了國際領軍人才和成建制的團隊，擁有資金基礎和產品運營平臺基礎。”
人才、資金和技術只是能夠提供全流程EDA工具的基礎，更難的在于客戶的接受和認可。畢竟在EDA領域，三大家長期占據技術和市場的主導權，想要說服客戶接受國產EDA的難度巨大。
上海合見工業軟件集團CTO賀培鑫對此持樂觀態度，就算是巨頭公司推出新工具，客戶也會有顧慮，因為客戶擔心自己花那么多的時間和經費，最后因為用了新的工具，生產出來的芯片不工作，這可能會導致小型企業直接倒閉。
“我們有一些優勢。”賀培鑫對雷峰網表示，“我們在國內，無論是應用工程師還是產品工程師都可以直接到客戶那里演示產品，更容易增加客戶的信任。并且這些應用工程師和產品工程師和客戶在同一個時區，講相同的語言，能給客戶提供更好的技術支持。”
“還有很關鍵的一點，我們的研發、市場和銷售都要和客戶交流，充分了解客戶需求，為客戶提供三大家產品沒有解決的痛點，通過這樣的方式，客戶就會發現必須使用國產EDA工具，在這個過程中也會減少客戶對國產EDA的顧慮。”賀培鑫非常清楚，“我們首先要做的是趕上國際領先的產品，然后下一代產品要超越既有的國際領先產品。”
如何快速打造全流程EDA工具？
想要在EDA領域實現超越的難度明顯高于許多行業，但在國產需求的背景下，給中國EDA公司增加了成功的可能性。
合見工軟打造全流程EDA工具的策略簡單概括就是“新國產EDA多維演進戰略”，具體可以體現在產品是研發+收購完善，產品類型是EDA+IP同步推進，人才是引進+自己培養的模式，簡單來說就是在多方面都是雙線甚至多線并行，目標就是打造一個平臺型的EDA，提供全流程的EDA工具鏈。
如果對芯片設計的全流程稍加解釋，會更容易理解全流程EDA工具的作用和價值。
設計一款AI、汽車或者5G的芯片，一開始都要先做系統設計，從抽象的層面看這是系統設計的最高層，包含著芯片、整機系統和軟件。
系統設計完之后就需要選擇各種IP，包括處理器的IP，比如選擇Arm或者RISC-V，還有接口IP，則是PCIe或者DDR。
選完IP，進入數字實現階段，這個過程需要使用大量的EDA工具，要把RTL code實現成網表，需要有前端、后端設計，還有各種驗證工作。
接下來才能將設計驗證好的芯片送到晶圓代工廠制造成芯片。
合見工軟在近期發布的5款新品，覆蓋了芯片設計的不同環節。
在最上層的系統層面，合見工軟推出的是商用級虛擬原型設計與仿真工具套件UniVista V-Builder/vSpace，包括系統級原型設計工具V-Builder和虛擬原型仿真環境vSpace。
這個工具最大的價值就是幫助芯片公司縮短芯片上市時間。
“芯片公司開發SoC時，芯片還沒有做回來，甚至芯片的RTL設計都還沒有做好時，就想要開發軟件，因為他們不想錯失市場機會。”賀培鑫介紹，V-Builder能夠在RTL code還沒有做好之前就可以開發軟件。vSpace工具則是在廠商有RTL code時，就能開始仿真驗證，打造測試左移的作用，盡量同時優化整個系統的軟件和硬件。
系統設計之后所需的IP，合見工軟最新推出了UniVista PCIe Gen5 IP，這是首款自主知識產權的全國產PCIe Gen5完整解決方案，已成功應用在客戶芯片中。
“隨著設計復雜度的提升，我們發現客戶在設計芯片的時候，會更多考慮IP和EDA。”上海合見工業軟件集團 IP事業部總經理劉矛認為，“如果想做到業界領先的地位，IP策略必不可少，EDA+IP也非常符合合見工軟整體的發展策略。”
在數字實現流程，合見工軟新推出了測試向量自動生成工具UniVista Tespert ATPG。ATPG是為了確保設計的工作可以正常工作，在設計階段用Tespert ATPG這樣的工具自動地產生的測試向量，能夠對芯片的所有功能做覆蓋。
測試一定不能忽略，在芯片設計過程中測試成本在大芯片項目里已經占到成本的20%以上。
“20年前我剛進入EDA行業的時候，花了大概三五年時間告訴大家為什么要做DFT（可測試性設計）。如今DFT已經變得越來越重要，它可以從降低芯片設計公司的測試成本以及降低產品缺陷率兩個維度幫助芯片設計公司。”上海合見工業軟件集團副總裁敬偉透露，
“UniVista Tespert ATPG是我們發布的第一款DFT工具。雖然今年才正式發布，但客戶從去年10月份就開始測試。已經有國內十幾家客戶做了接近二十個項目，客戶的普遍反饋都是我們的產品在性能和覆蓋率上已經站在了行業優秀水平。”
合見工軟此次還發布了全場景驗證硬件系統UniVista Unified Verification Hardware System（簡稱“UVHS”），全場景的意思是UVHS不僅可以做硬件仿真（Emulation），還可以做原型驗證（Prototyping）。
雷峰網(公眾號：雷峰網)了解到，合見工軟的UVHS可以縮短40%-60%的芯片流片（tape-out）時間。
芯片設計一般先做硬件仿真驗證芯片的RTL code是否正確，驗證芯片的性能和能效。然后才會進入原型驗證。
“我們的UVHS這個系統既可以做硬件仿真，也可以做原型驗證，覆蓋了四個不同的使用的場景，所以我們叫它‘全場景驗證布局’。”賀培鑫介紹。
在芯片制造封裝的環節，合見工軟也新推出了UniVista EDMPro電子系統研發管理平臺。這是一個經過多家頭部客戶使用后迭代的產品，平臺包含三個組件：RMS（資源庫管理系統）、電子設計檢查工具、電子設計評審系統。
“有了EDMPro系統，我們就真的可以滿足電子系統和芯片設計可以一起聯動合作的需求。”賀培鑫指出。
從系統設計工具，到數字實現工具，IP，合見工軟正快速向著提供國產全流程EDA工具的方向靠近，幫助芯片公司縮短產品上市時間的同時，還在打通芯機聯動的鏈條，也就是芯片設計公司和整機產品公司的充分聯動。
合見工軟的中國速度
從2021年3月1日正式開始運營，只有一條產品線一個產品，也就是合見工軟最重要的軟件產品叫數字驗證仿真器UniVista Simulator。
經過兩年半時間，無論是自研的產品還是通過并購整合，合見工軟的產品線和人員數量都在快速擴張，這在當下的產業環境里并不容易。
“合見在創立之初，我們的核心團隊想得還是蠻透徹，有平臺化的想法，這個想法非常重要，現在證明我們的平臺化實現得很好，整體的并購整合也成功，可以支持合見順利推出產品并把客戶服務好。”徐昀認為，“也得益于合見的雙輪驅動企業發展策略和整體思路的構建，也就是人才和商業落地能力的雙輪，合見工軟才能在當下的產業環境中發展得比較快。”
合見工軟發展的速度也是中國EDA新興力量的典型代表。
短短兩年半，合見工軟完成了三個收購，一個是華桑，是驗證硬件的硬件基礎。還收購了北京云樞，是PCB系統級配合的基礎，在PCB和系統級方面提供了重要的支撐。今年上半年完成收購的北京諾芮，是一個非常好的IP公司，controller IP的基礎非常好，也有比較成型的客戶和穩定的收入，技術產品積累也是非常強。
敬偉介紹，合見工軟的客戶已經有超過100家，完整覆蓋了數字芯片的各種領域，從常見的高性能計算、AI、DPU、GPU、網絡、手機、再到系統廠商，比如計算機，網絡設備，汽車電子等。
合見工軟正在用中國速度，打造平臺型EDA產品，也是解決中國卡脖子問題的重要力量。
雷峰網原創文章，未經授權禁止轉載。詳情見轉載須知。
