<mark id="oztn4"></mark>
0
| 本文作者： 包永剛 | 2022-05-17 18:59 |
去年，集成570億個(gè)晶體管，性能強(qiáng)大的蘋果M1 Max處理器的橫空出世讓人大受震撼。
今年，英偉達(dá)最新款GPU H100擁有800億個(gè)晶體管，并且大放豪言20個(gè)H100 GPU，也就是1.6萬億個(gè)晶體管，便可承托相當(dāng)于全球互聯(lián)網(wǎng)的流量。
處理器的性能越來越高，集成的晶體管數(shù)量越來越多，復(fù)雜度也越來越高，那如何才能保證其正常工作？
要讓擁有百億個(gè)晶體管的芯片正常工作的難度，就好比要用一個(gè)個(gè)細(xì)胞組成器官，并且能讓器官能夠正常的運(yùn)作。這個(gè)實(shí)現(xiàn)的過程，驗(yàn)證是關(guān)鍵。
二三十年前，芯片的復(fù)雜度雖然難以和如今的5nm、4nm芯片相提并論，但芯片設(shè)計(jì)工程師為了確保芯片的功能與自己預(yù)期的一致，也需要在芯片制造前進(jìn)行仿真驗(yàn)證。
后來，隨著芯片集成的晶體管越來越多，越來越復(fù)雜，僅靠仿真實(shí)現(xiàn)充分驗(yàn)證的難度也越來越大，芯片工程師們意識(shí)到，芯片的功能、性能的驗(yàn)證都非常重要。于是，芯片驗(yàn)證的各種方法都相繼出現(xiàn)，也有了專門的芯片驗(yàn)證工程師。
如今，典型的SoC（片上系統(tǒng)）芯片的項(xiàng)目研發(fā)中，驗(yàn)證占了70%的工作量，而其中的40%又是調(diào)試，整個(gè)驗(yàn)證過程繁雜且費(fèi)時(shí)費(fèi)力。
因此，想要保證設(shè)計(jì)出的芯片能夠穩(wěn)定高效運(yùn)行，驗(yàn)證和調(diào)試的電子設(shè)計(jì)自動(dòng)化（EDA，Electronics Design Automation）工具就至關(guān)重要，特別是在芯片設(shè)計(jì)復(fù)雜度不斷提升與研發(fā)成本日益增高的當(dāng)下。
“一方面，芯片驗(yàn)證場(chǎng)景日益復(fù)雜，從單純的功能驗(yàn)證到今天面對(duì)整個(gè)系統(tǒng)級(jí)、場(chǎng)景級(jí)的驗(yàn)證；另一方面，面對(duì)激烈的市場(chǎng)競(jìng)爭(zhēng)，芯片集成規(guī)模不斷擴(kuò)大，研發(fā)周期卻不斷縮短，驗(yàn)證的重要性日益突出。”燧原科技資深架構(gòu)師鮑敏祺指出芯片前段驗(yàn)證面臨的挑戰(zhàn)。
可惜的是，芯片驗(yàn)證的挑戰(zhàn)越來越大，但市場(chǎng)上已有的EDA驗(yàn)證和調(diào)試工具并不能很好地滿足當(dāng)下芯片設(shè)計(jì)的需求。
芯華章科技研發(fā)副總裁林揚(yáng)淳認(rèn)為，當(dāng)前產(chǎn)業(yè)調(diào)試方案面對(duì)著缺乏創(chuàng)新、數(shù)據(jù)庫(kù)碎片化以及性能局限等多重挑戰(zhàn)。
這給沒有歷史包袱，又了解客戶需求的新創(chuàng)EDA公司帶來了巨大的機(jī)會(huì)。
芯華章首席市場(chǎng)戰(zhàn)略官謝仲輝對(duì)雷峰網(wǎng)(公眾號(hào)：雷峰網(wǎng))表示，一個(gè)優(yōu)秀的，符合市場(chǎng)需求的EDA調(diào)試系統(tǒng)應(yīng)該具備以下特性：
首先，需要支持很多驗(yàn)證手段，才能幫助如今的芯片設(shè)計(jì)做很好地調(diào)試和診斷。
其次，擁有幾百億個(gè)晶體管的芯片越來越復(fù)雜，為了能夠快速呈現(xiàn)甚至定位出問題，需要好的數(shù)據(jù)格式以及算法，支持大量的數(shù)據(jù)讀寫，也就是說需要有高性能的支撐。
最后，為了能夠更加智能化和快速呈現(xiàn)和定位問題，需要借助AI。因?yàn)閭鹘y(tǒng)的方式非常依賴驗(yàn)證工程師的經(jīng)驗(yàn)，借助AI，能夠顯著提升效率。
看到這些需求，提供全面數(shù)字驗(yàn)證EDA的芯華章近日發(fā)布的數(shù)字驗(yàn)證調(diào)試系統(tǒng)曉Fusion Debug，不僅能夠幫助芯片設(shè)計(jì)公司解決芯片設(shè)計(jì)過程中調(diào)試的難題，還填補(bǔ)了多項(xiàng)多產(chǎn)技術(shù)空白。
第一，昭曉Fusion Debug是一款基于創(chuàng)新架構(gòu)的全面調(diào)試系統(tǒng)，能支持芯華章智V驗(yàn)證平臺(tái)所有產(chǎn)品的通用調(diào)試底座技術(shù)，促成不同產(chǎn)品的協(xié)同作用。
這主要是得益于芯華章從開始就致力于底層框架和基礎(chǔ)平臺(tái)的研發(fā)，能夠解決不同驗(yàn)證工具數(shù)據(jù)格式不同的問題，形成共同的數(shù)據(jù)庫(kù)，包括XCDB（存儲(chǔ)design HDL的信息）、XNDB（記錄design netlist）、XEDB（壓縮存儲(chǔ)了信號(hào)波形）、XCovDB（記錄覆蓋率）。
據(jù)雷峰網(wǎng)了解，國(guó)內(nèi)EDA公司有面向設(shè)計(jì)，比如布局布線或制造相關(guān)的數(shù)據(jù)庫(kù)，但還沒有針對(duì)全平臺(tái)驗(yàn)證的數(shù)據(jù)庫(kù)，芯華章填補(bǔ)了這一空白。
第二，昭曉Fusion Debug在單機(jī)模式能夠帶來2-3倍的性能提升，在分布式系統(tǒng)中可以支持額外5倍的速度提升。據(jù)悉，傳統(tǒng)主流EDA更新?lián)Q代每次有約10%-20%的提升，能夠?qū)崿F(xiàn)5倍的提升是一個(gè)巨大的突破。
能夠?qū)崿F(xiàn)性能飛躍的一個(gè)關(guān)鍵是數(shù)字波形格式。昭曉Fusion Debug采用完全自研的高性能數(shù)字波形格式XEDB，這一波形格式借助創(chuàng)新的數(shù)據(jù)格式和架構(gòu)，具備高性能、高容量、高波形壓縮比等特點(diǎn)，其提供的高效編碼和壓縮方案，在實(shí)際測(cè)試中可以帶來比國(guó)際主流數(shù)字波形格式超8倍的壓縮率。
與其它商業(yè)波形格式相比，XEDB的讀寫速度快至3倍，并支持分布式架構(gòu)，可充分利用多臺(tái)機(jī)器的物理資源來提升整體系統(tǒng)的性能，實(shí)測(cè)中表現(xiàn)出的波形寫入速度可以比單機(jī)模式提高5倍以上。同時(shí)，借助設(shè)計(jì)推理引擎和高性能分析引擎提供的動(dòng)力，昭曉Fusion Debug能夠支持統(tǒng)一且高性能的編譯，快速加載仿真結(jié)果和信號(hào)顯示，輕松進(jìn)行信號(hào)連接跟蹤和根本原因分析。
第三，昭曉Fusion Debug的數(shù)據(jù)結(jié)構(gòu)已經(jīng)具備了深度學(xué)習(xí)框架，能夠很容易支持AI技術(shù)。
EDA的智能化能夠把一些繁瑣、重復(fù)、需要依靠經(jīng)驗(yàn)的工作借助AI，提升效率的同時(shí)降低對(duì)工程師的要求。比如，在調(diào)試過程中，如果一個(gè)5-10年的邏輯工程師需要花3-5天的時(shí)間找到問題的源頭，有了AI后，一個(gè)經(jīng)驗(yàn)比較少的工程師可能只需要1天就能找到問題，帶來倍速的效率提升。
合肥市微電子研究院院長(zhǎng)陳軍寧和電子科技大學(xué)電子科學(xué)與工程學(xué)院副教授黃樂天從不同的角度指出，下一代EDA工具需要增強(qiáng)工具間的融合以及更智能化，在減少人力投入的同時(shí)，進(jìn)一步充分利用機(jī)器學(xué)習(xí)、云計(jì)算等創(chuàng)新技術(shù)，從而提高芯片驗(yàn)證與設(shè)計(jì)效率。
不過，AI非常依賴算法和數(shù)據(jù)，國(guó)內(nèi)EDA公司在數(shù)據(jù)的積累上顯然沒辦法和巨頭公司比較，那新創(chuàng)EDA公司還能有AI的優(yōu)勢(shì)嗎？
謝仲輝認(rèn)為，“數(shù)據(jù)和算法都非常關(guān)鍵。我們所做的是基于算法和建模的動(dòng)作，先把底層的架構(gòu)搭建起來，至于數(shù)據(jù)，未來我們將用平臺(tái)化的理念服務(wù)客戶，聚集更多的用戶共同推動(dòng)EDA智能化的發(fā)展。”
業(yè)界期待EDA調(diào)試工具智能化的同時(shí)，也在期待接口的開放。
平頭哥上海半導(dǎo)體技術(shù)IP驗(yàn)證及軟硬協(xié)同驗(yàn)證負(fù)責(zé)人張?zhí)旆啪驼f，“在實(shí)際應(yīng)用中，各個(gè)芯片的產(chǎn)品調(diào)試特征不同，對(duì)調(diào)試會(huì)產(chǎn)生非常多樣化的細(xì)分需求。我們希望能夠在國(guó)產(chǎn)EDA工具里面看到一些開放的接口，便于進(jìn)行二次開發(fā)。”
開放接口對(duì)于傳統(tǒng)EDA公司來說，無論從商業(yè)還是技術(shù)的角度，都是一個(gè)很大的考驗(yàn)。但這也恰恰成為了新入局者的機(jī)會(huì)。
可以看到，昭曉Fusion Debug就提供豐富、可編程的數(shù)據(jù)接口，能讓用戶可針對(duì)不同調(diào)試場(chǎng)景進(jìn)行定制化，并能貫通芯華章智V驗(yàn)證平臺(tái)及支持用戶現(xiàn)有的EDA工具。
雷峰網(wǎng)了解到，芯華章會(huì)提供相關(guān)的轉(zhuǎn)換工具或接口，用戶以及第三方的工具能夠很方便的調(diào)用數(shù)據(jù)，并且發(fā)揮其自研數(shù)字波形格式XEDB的優(yōu)勢(shì)。
謝仲輝強(qiáng)調(diào)，“使用我們的開放接口能夠讓用戶調(diào)用我們的數(shù)據(jù)完善驗(yàn)證和調(diào)試的流程，帶來的是一定的靈活性，也能保持性能優(yōu)勢(shì)。”
但回到最初的問題，想要保證一款集成了幾百億個(gè)晶體管的芯片沒有bug穩(wěn)定運(yùn)行可能嗎？
這是一個(gè)靈魂拷問的問題，也是一個(gè)非常難回答的問題。
但可以明確的是，像昭曉Fusion Debug這樣創(chuàng)新性產(chǎn)品的推出，能夠更大程度滿足當(dāng)下芯片驗(yàn)證和調(diào)試的需求。
而要更好滿足芯片設(shè)計(jì)的需求，需要整個(gè)業(yè)界朝著EDA 2.0方向努力，其中的關(guān)鍵路徑包括開放和標(biāo)準(zhǔn)化、自動(dòng)化和智能化、平臺(tái)化和服務(wù)化三個(gè)方面。
EDA 2.0也是國(guó)產(chǎn)EDA產(chǎn)業(yè)實(shí)現(xiàn)快速發(fā)展的機(jī)遇。賽迪顧問的數(shù)據(jù)顯示，2019年全球EDA市場(chǎng)規(guī)模為102.5億美元，中國(guó)EDA市場(chǎng)規(guī)模約為5.8億美元，占全球市場(chǎng)的5.6%，國(guó)內(nèi)EDA廠商總營(yíng)收不到4.2億元，僅占全球市場(chǎng)份額的0.6%，國(guó)產(chǎn)化率僅10%左右。
國(guó)產(chǎn)EDA的強(qiáng)大，需要國(guó)內(nèi)EDA學(xué)術(shù)界和產(chǎn)業(yè)界的共同努力。
相關(guān)文章：
國(guó)家級(jí)基金領(lǐng)投，EDA公司芯華章宣布獲得數(shù)億Pre-B+輪融資
芯華章傅強(qiáng)：后摩爾時(shí)代下，EDA 2.0 賦能數(shù)字化未來 | GAIR 2021
AI+云原生EDA問世，國(guó)產(chǎn)EDA公司亮出“王炸”
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
